中国芯片封装技术（跪求（集成电路芯片封装技术的发展前景））

本文目录

• 跪求(集成电路芯片封装技术的发展前景)
• 长电科技实现4nm芯片封装
• 半导体国产替代空间巨大，如何挖掘机会
• 现在国内的芯片封装技术与国际先进水平有多大差距
• 我国芯片技术现在是多少nm
• 华为新专利量子芯片含多个子芯片，这透露出了哪些信息
• gtp国内封装是怎么实现的
• 芯片封测：半导体国产化最成熟环节
• 中国芯片封测行业现状如何
• 芯片封装是什么

跪求(集成电路芯片封装技术的发展前景)

　　先进的芯片尺寸封装(CSP)技术及其发展前景　　2007/4/20/19:53 来源：微电子封装技术　　汽车电子装置和其他消费类电子产品的飞速发展，微电子封装技术面临着电子产品“高性价比、高可靠性、多功能、小型化及低成本”发展趋势带来的挑战和机遇。QFP（四边引脚扁平封装）、TQFP（塑料四边引脚扁平封装）作为表面安装技术（SMT）的主流封装形式一直受到业界的青睐，但当它们在0.3mm引脚间距极限下进行封装、贴装、焊接更多的I/O引脚的VLSI时遇到了难以克服的困难，尤其是在批量生产的情况下，成品率将大幅下降。因此以面阵列、球形凸点为I/O的BGA（球栅阵列）应运而生，以它为基础继而又发展为芯片尺寸封装（ChipScalePackage，简称CSP）技术。采用新型的CSP技术可以确保VLSI在高性能、高可靠性的前提下实现芯片的最小尺寸封装（接近裸芯片的尺寸），而相对成本却更低，因此符合电子产品小型化的发展潮流，是极具市场竞争力的高密度封装形式。　　CSP技术的出现为以裸芯片安装为基础的先进封装技术的发展，如多芯片组件(MCM)、芯片直接安装(DCA),注入了新的活力，拓宽了高性能、高密度封装的研发思路。在MCM技术面临裸芯片难以储运、测试、老化筛选等问题时，CSP技术使这种高密度封装设计柳暗花明。　　2CSP技术的特点及分类　　2.1CSP之特点　　根据J-STD-012标准的定义，CSP是指封装尺寸不超过裸芯片1.2倍的一种先进的封装形式。CSP实际上是在原有芯片封装技术尤其是BGA小型化过程中形成的，有人称之为μBGA（微型球栅阵列，现在仅将它划为CSP的一种形式），因此它自然地具有BGA封装技术的许多优点。　　(1)封装尺寸小，可满足高密封装CSP是目前体积最小的VLSI封装之一，引脚数（I/O数）相同的CSP封装与QFP、BGA尺寸比较情况见表1。　　由表1可见，封装引脚数越多的CSP尺寸远比传统封装形式小，易于实现高密度封装，在IC规模不断扩大的情况下，竞争优势十分明显，因而已经引起了IC制造业界的关注。　　一般地，CSP封装面积不到0.5mm节距QFP的1/10，只有BGA的1/3~1/10。在各种相同尺寸的芯片封装中，CSP可容纳的引脚数最多，适宜进行多引脚数封装，甚至可以应用在I/O数超过2000的高性能芯片上。例如，引脚节距为0.5mm，封装尺寸为40×40的QFP，引脚数最多为304根，若要增加引脚数，只能减小引脚节距，但在传统工艺条件下，QFP难以突破0.3mm的技术极限；与CSP相提并论的是BGA封装，它的引脚数可达600~1000根，但值得重视的是，在引脚数相同的情况下，CSP的组装远比BGA容易。　　（2）电学性能优良CSP的内部布线长度（仅为0.8~1.0mm）比QFP或BGA的布线长度短得多，寄生引线电容(《0.001mΩ)、引线电阻（《0.001nH）及引线电感（《0.001pF）均很小，从而使信号传输延迟大为缩短。CSP的存取时间比QFP或BGA短1/5~1/6左右，同时CSP的抗噪能力强，开关噪声只有DIP（双列直插式封装）的1/2。这些主要电学性能指标已经接近裸芯片的水平，在时钟频率已超过双G的高速通信领域，LSI芯片的CSP将是十分理想的选择。　　(3)测试、筛选、老化容易MCM技术是当今最高效、最先进的高密度封装之一，其技术核心是采用裸芯片安装，优点是无内部芯片封装延迟及大幅度提高了组件封装密度，因此未来市场令人乐观。但它的裸芯片测试、筛选、老化问题至今尚未解决，合格裸芯片的获得比较困难，导致成品率相当低，制造成本很高；而CSP则可进行全面老化、筛选、测试，并且操作、修整方便，能获得真正的KGD芯片，在目前情况下用CSP替代裸芯片安装势在必行。　　（4）散热性能优良CSP封装通过焊球与PCB连接，由于接触面积大，所以芯片在运行时所产生的热量可以很容易地传导到PCB上并散发出去；而传统的TSOP（薄型小外形封装）方式中，芯片是通过引脚焊在PCB上的，焊点和pcb板的接触面积小，使芯片向PCB板散热就相对困难。测试结果表明，通过传导方式的散热量可占到80%以上。　　同时，CSP芯片正面向下安装，可以从背面散热，且散热效果良好，10mm×10mmCSP的热阻为35℃/W，而TSOP、QFP的热阻则可达40℃/W。若通过散热片强制冷却，CSP的热阻可降低到4.2，而QFP的则为11.8。　　（5）封装内无需填料大多数CSP封装中凸点和热塑性粘合剂的弹性很好，不会因晶片与基底热膨胀系数不同而造成应力，因此也就不必在底部填料(underfill)，省去了填料时间和填料费用，这在传统的SMT封装中是不可能的。　　（6）制造工艺、设备的兼容性好CSP与现有的SMT工艺和基础设备的兼容性好，而且它的引脚间距完全符合当前使用的SMT标准（0.5~1mm），无需对PCB进行专门设计，而且组装容易，因此完全可以利用现有的半导体工艺设备、组装技术组织生产。　　2.2CSP的基本结构及分类　　CSP的结构主要有4部分：IC芯片，互连层，焊球（或凸点、焊柱），保护层。互连层是通过载带自动焊接（TAB）、引线键合（WB）、倒装芯片（FC）等方法来实现芯片与焊球（或凸点、焊柱）之间内部连接的，是CSP封装的关键组成部分。CSP的典型结构如图1所示。　　目前全球有50多家IC厂商生产各种结构的CSP产品。根据目前各厂商的开发情况，可将CSP封装分为下列5种主要类别：　　（1）柔性基板封装（FlexCircuitInterposer）由美国Tessera公司开发的这类CSP封装的基本结构如图2所示。主要由IC芯片、载带（柔性体）、粘接层、凸点（铜/镍）等构成。载带是用聚酰亚胺和铜箔组成。它的主要特点是结构简单，可靠性高，安装方便，可利用原有的TAB（TapeAutomatedBonding）设备焊接。　　（2）刚性基板封装（RigidSubstrateInterposer）由日本Toshiba公司开发的这类CSP封装,实际上就是一种陶瓷基板薄型封装，其基本结构见图3。它主要由芯片、氧化铝（Al2O3）基板、铜（Au）凸点和树脂构成。通过倒装焊、树脂填充和打印3个步骤完成。它的封装效率（芯片与基板面积之比）可达到75％，是相同尺寸的TQFP的2.5倍。　　（3）引线框架式CSP封装（CustomLeadFrame）由日本Fujitsu公司开发的此类CSP封装基本结构如图4所示。它分为Tape-LOC和MF-LOC　　两种形式，将芯片安装在引线框架上，引线框架作为外引脚，因此不需要制作焊料凸点，可实现芯片与外部的互连。它通常分为Tape-LOC和MF-LOC两种形式。　　（4）圆片级CSP封装（Wafer-LevelPackage）由ChipScale公司开发的此类封装见图5。它是在圆片前道工序完成后，直接对圆片利用半导体工艺进行后续组件封装，利用划片槽构造周边互连，再切割分离成单个器件。WLP主要包括两项关键技术即再分布技术和凸焊点制作技术。它有以下特点：①相当于裸片大小的小型组件（在最后工序切割分片）；②以圆片为单位的加工成本（圆片成本率同步成本）；③加工精度高（由于圆片的平坦性、精度的稳定性）。　　(5)微小模塑型CSP(MinuteMold)由日本三菱电机公司开发的CSP结构如图6所示。它主要由IC芯片、模塑的树脂和凸点等构成。芯片上的焊区通过在芯片上的金属布线与凸点实现互连，整个芯片浇铸在树脂上，只留下外部触点。这种结构可实现很高的引脚数，有利于提高芯片的电学性能、减少封装尺寸、提高可靠性，完全可以满足储存器、高频器件和逻辑器件的高I/O数需求。同时由于它无引线框架和焊丝等，体积特别小，提高了封装效率。　　除以上列举的5类封装结构外，还有许多符合CSP定义的封装结构形式如μBGA、焊区阵列CSP、叠层型CSP（一种多芯片三维封装）等。　　3CSP封装技术展望　　3.1有待进一步研究解决的问题　　尽管CSP具有众多的优点，但作为一种新型的封装技术，难免还存在着一些不完善之处。　　（1）标准化每个公司都有自己的发展战略，任何新技术都会存在标准化不够的问题。尤其当各种不同形式的CSP融入成熟产品中时，标准化是一个极大的障碍。　　（2）可靠性可靠性测试已经成为微电子产品设计和制造一个重要环节。CSP常常应用在VLSI芯片的制备中，返修成本比低端的QFP要高，CSP的系统可靠性要比采用传统的SMT封装更敏感，因此可靠性问题至关重要。虽然汽车及工业电子产品对封装要求不高，但要能适应恶劣的环境，例如在高温、高湿下工作，可靠性就是一个主要问题。另外，随着新材料、新工艺的应用，传统的可靠性定义、标准及质量保证体系已不能完全适用于CSP开发与制造，需要有新的、系统的方法来确保CSP的质量和可靠性，例如采用可靠性设计、过程控制、专用环境加速试验、可信度分析预测等。　　可以说，可靠性问题的有效解决将是CSP成功的关键所在。　　（3）成本价格始终是影响产品（尤其是低端产品）市场竞争力的最敏感因素之一。尽管从长远来看，更小更薄、高性价比的CSP封装成本比其他封装每年下降幅度要大，但在短期内攻克成本这个障碍仍是一个较大的挑战。　　目前CSP是价格比较高，其高密度光板的可用性、测试隐藏的焊接点所存在的困难（必须借助于X射线机）、对返修技术的生疏、生产批量大小以及涉及局部修改的问题，都影响了产品系统级的价格比常规的BGA器件或TSOP／TSSOP／SSOP器件成本要高。但是随着技术的发展、设备的改进，价格将会不断下降。目前许多制造商正在积极采取措施降低CSP价格以满足日益增长的市场需求。　　随着便携产品小型化、OEM（初始设备制造）厂商组装能力的提高及硅片工艺成本的不断下降，圆片级CSP封装又是在晶圆片上进行的，因而在成本方面具有较强的竞争力，是最具价格优势的CSP封装形式，并将最终成为性能价格比最高的封装。　　此外，还存在着如何与CSP配套的一系列问题，如细节距、多引脚的PWB微孔板技术与设备开发、CSP在板上的通用安装技术等，也是目前CSP厂商迫切需要解决的难题。　　3.2CSP的未来发展趋势　　（1）技术走向终端产品的尺寸会影响便携式产品的市场同时也驱动着CSP的市场。要为用户提供性能最高和尺寸最小的产品，CSP是最佳的封装形式。顺应电子产品小型化发展的的潮流，IC制造商正致力于开发0.3mm甚至更小的、尤其是具有尽可能多I/O数的CSP产品。据美国半导体工业协会预测，目前CSP最小节距相当于2010年时的BGA水平（0.50mm），而2010年的CSP最小节距相当于目前的倒装芯片（0.25mm）水平。　　由于现有封装形式的优点各有千秋，实现各种封装的优势互补及资源有效整合是目前可以采用的快速、低成本的提高IC产品性能的一条途径。例如在同一块PWB上根据需要同时纳入SMT、DCA，BGA，CSP封装形式（如EPOC技术）。目前这种混合技术正在受到重视，国外一些结构正就此开展深入研究。　　对高性价比的追求是圆片级CSP被广泛运用的驱动力。近年来WLP封装因其寄生参数小、性能高且尺寸更小（己接近芯片本身尺寸）、成本不断下降的优势，越来越受到业界的重视。WLP从晶圆片开始到做出器件，整个工艺流程一起完成，并可利用现有的标准SMT设备，生产计划和生产的组织可以做到最优化；硅加工工艺和封装测试可以在硅片生产线上进行而不必把晶圆送到别的地方去进行封装测试；测试可以在切割CSP封装产品之前一次完成，因而节省了测试的开支。总之，WLP成为未来CSP的主流已是大势所驱。　　（2）应用领域CSP封装拥有众多TSOP和BGA封装所无法比拟的优点，它代表了微小型封装技术发展的方向。一方面，CSP将继续巩固在存储器（如闪存、SRAM和高速DRAM）中应用并成为高性能内存封装的主流；另一方面会逐步开拓新的应用领域，尤其在网络、数字信号处理器（DSP）、混合信号和RF领域、专用集成电路（ASIC）、微控制器、电子显示屏等方面将会大有作为，例如受数字化技术驱动，便携产品厂商正在扩大CSP在DSP中的应用，美国TI公司生产的CSP封装DSP产品目前已达到90％以上。　　此外，CSP在无源器件的应用也正在受到重视，研究表明，CSP的电阻、电容网络由于减少了焊接连接数，封装尺寸大大减小，且可靠性明显得到改善。　　（3）市场预测CSP技术刚形成时产量很小，1998年才进入批量生产，但近两年的发展势头则今非昔比，2002年的销售收入已达10.95亿美元，占到IC市场的5%左右。国外权威机构“ElectronicTrendPublications”预测，全球CSP的市场需求量年内将达到64.81亿枚，2004年为88.71亿枚，2005年将突破百亿枚大关，达103.73亿枚，2006年更可望增加到126.71亿枚。尤其在存储器方面应用更快，预计年增长幅度将高达54.9%。

长电科技实现4nm芯片封装

近日，长电 科技 在互动平台表示，公司已可以实现4nm手机芯片封装，以及CPU、GPU和射频芯片的集成封装，在先进封装技术方面再度实现突破。

去年7月，长电 科技 发布XDFOI多维先进封装技术，该技术能够为高密度异构集成提供全系列解决方案，也为此次突破4nm先进工艺制程封装技术打下基础。

据了解，诸如4nm等先进工艺制程芯片，在封测过程中往往面临连接、散热等挑战。因此，在先进制程芯片的封装中，多采用多维异构封装技术。长电 科技 介绍，相比于传统的芯片堆叠技术，多维异构封装的优势是可以通过导入中介层及其多维结合，来实现更高密度的芯片封装，同时多维异构封装能够通过中介层优化组合不同密度的布线和互联达到性能和成本的有效平衡。

此前，长电 科技 首席技术长李春兴曾公开表示：“摩尔定律前进趋缓，而信息技术的高速发展和数字化转型的加速普及激发了大量的多样化算力需求，因此，高效提高芯片内IO密度和算力密度的异构集成技术，被视为先进封装技术发展的新机遇。”

如今，单纯依靠尺寸缩小使得芯片在成本、功耗和性能方面获得提升，变得越来越难，后摩尔时代即将来临，而先进封装技术被视为后摩尔时代颠覆性技术之一。Yole数据显示，去年全球先进封装市场总营收达321亿美元，预计到2027年复合年均增长率将达到10%。

4nm芯片再现功耗问题，先进制程芯片如何破解漏电“魔咒”

长电 科技 CEO郑力：先进封装将成为全球封装市场主要增量

先进封装粘出“胶水芯片”

作者丨沈丛

丨徐恒

美编丨马利亚

监制丨连晓东

半导体国产替代空间巨大，如何挖掘机会

众所周知，这两年因为中兴、华为事件，所以国产半导体国产替代被大家喊得越来越凶。当然事实也确实是如此，毕竟半导体是目前 科技 领域最不可或缺的高 科技 ，一旦被人卡脖子，只有掌握在自己手中，才能不被人卡脖子，那么国产替代的机会在哪里？可以从两个方面来看

一、从技术难度低的先发展起，比如封测

我们知道半导体尤其是大家常说的芯片，有三个主要流程，分别是封测、制造、设计。其中封测的门槛最低，国内也表现较好。

所以我认为国产替代，首先是从封测开始，因为门槛低，同时封测属于相对来讲劳动密集型的，这样国内是有优势的，另外大陆也有封测三强，台湾日月光更是全球第一封测企业。

二、再发展制造业，这个是基础

而在封测之后，再要发展制造业，毕竟制造业都是基础，目前国内技术最落后的，其实说起来还是制造，像封测、设计领域其实较之国际水平，并不差，但制造就差多了。

以台积电为例，目前已经进入7nm，今年会是5nm，但中芯国际才14nm，离5nm至少3-5年吧，并且台积电还在进步，3-5年之后，中芯国际肯定追不上，只能达到台积电现在的水平。

而设计领域是目前国内企业最多的，毕竟设计门槛说高不高，说低不低，在使用ARM、RISC-V等构架之后，设计门槛低多了，再加上投入也少，直接设计出来交给代工企业来生产，这就行了。

所以总体来看，半导体国产替代其实各个环节都是机会，毕竟目前在所有领域都是较为落后的，甚至上下游的材料，设备方面都落后，所有的企业在任何领域，有扎实的基础，都会迎来大发展的。

半导体行业在2019年日子并不好过，整个行业的公司业绩都不太好，严重依赖半导体行业的韩国人均GDP还出现了下降，半导体需求低迷，各类芯片出货量大幅下降，产业链的各个环节都受到了明显的影响。

但随幐5G时代的加速到来，将成为半导体行业拐点的催化剂，5G网络需要全产业链的支撑，包括5G基站、高速PCB以及相关的元器件，5G建设期大概三至五年，会首先带来相关行业的需求复苏。而由5G带来的技术升级，对相关新应用的的驱动，将会带来半导体行业的拐点。

未来几年，半导体行业将会重新进来景气周期，在这个过程中，整个产业链都有望获得复苏，从而带来预期差修复机会，对各细分行业的龙头公司来说，更有可能分享到行业增长的红利，从而带来业绩驱动和估值提升的双重利多预期。

挖掘半导体行业的机会，主要从这几个角度来思考：

第一，是芯片设计行业，芯片设计行业属于芯片产业链中的高附加值部分，包括高通、华为海思、三星、ARM、英特尔等公司，主要就是抢占了芯片设计制高点，通过积累的技术专利，最大化获得行业红利。在A股上市公司中，也有部分芯片设计公司，虽然不能与国际 科技 巨头抗衡，但在各自的细分领域具有明显的垄断优势。

第二，是国产化替代，虽然国内有些半导体公司，实力和美国先进公司尚有一定差距，但从过去几年的情况来看，未来半导体行业将会全面推行国产化替代，只有这样，才不会被西方国家掐脖子，这为很多具有竞争力的国内芯片公司提供了非常好的市场机会，比如在视频芯片方面，国产SOC芯片公司可以很好的替代美国英伟达的芯片。

第三，需补短板的环节，在半导体行业，我们目前在芯片设计方面已经有了海思等实力强大的公司，但在生产环节则不具优势，目前最具竞争力的是中芯国际，已经可以量产14nm制程的芯片，但更高技术的晶圆代工则需要借助于荷兰ASML的光刻机。未来我国将会投入更多技术和资金进行扶持，所以在光刻机方面有研发的公司，有预期支撑。

第四，优势环节公司，虽然在半导体产业链中，我国目前依然有些环节需继续追赶，但也有优势环节。比如说半导体封装行业，我国上市公司中有几家公司都在全球十大封测之列，虽然封测行业的毛利率和净利率都不高，但它是半导体最终成品的必须环节，这些公司具有很高的市场份额，一旦行业复苏，会明显受益。

从这四个方面入手，寻找行业中盈利能力最强、市占率最高、且一直在持续对开发进行投入的公司，这些公司将会进一步巩固自身在行业中的地位，在新一轮半导体行业上升周期中，业绩将会出现明显的改善，会获得半导体行业复苏和全面国产化带来的机会。

去年美国抵制华为事件，以及后来中美贸易战，国内集成电路产业“缺芯少魂”现状日益明显！其实早在2014年6月，国务院印发《国家集成电路产业发展推进纲要》，部署充分发挥国内市场优势，营造良好发展环境，激发企业活力和创造力，带动产业链协同可持续发展，加快追赶和超越的步伐，努力实现集成电路产业跨越式发展。随着近几年政策支持力度加大，集成电路，以及国产芯片发也势如破竹！今年1月中旬，中芯国际14nm生产线正式投产，提前一年实现量产，12nm亦开始客户导入。据中芯国际官网报道，中芯南方集成电路制造有限公司已于2019年第三季度成功量产第一代14纳米FinFET工艺，这是国内第一条14nm工艺生产线，成为中国内地最先进的集成电路生产基地。据悉，中芯国际从2015年开始研发14nm，目前良品率已经达到95%，意味着提前一年《国家集成电路产业发展推进纲要》完成了重要发展目标。

现状：中国连续多年成为全球最大的集成电路市场，占全球市场的需求比例逐年增加，2014年超过了全球市场的一半，2017年达到了全球市场的56.2%。集成电路是中国最大的单一进口商品，从2013年起连续第六年超过2000亿美元，2018年更是突破3000亿美元，是价值最高的进口商品。不仅如此，世界排名前20的集成电路企业中，三分之一的企业超50%的业绩来自中国，三分之二的企业30%的业绩来自中国，因此中国对全球大多数集成电路企业来说也是无可替代的重要市场，可见半导体国产替代空间巨大！

下面一张是国信证券半导体产业图可供挖掘：

在半导体行业当中，目前我们最有可能成长为国际主流的就是半导体封测行业，因为它最接近制造业的特征，需要大规模投资和大量的设备，土地，资金，我国在这些方面最有优势。在技术方面，半导体封测的技术发展不如半导体设计行业那么快，设备可以快速采购和研发升级，容易在庞大的国内市场需求下扩大生产规模和市场占有率，所以，聚焦我国已经具有庞大生产基础和市场基础的半导体封测行业，可能该行业能够最快速的产生类似台积电一样的世界一流企业，中芯国际，长电国际是目前的市场龙头企业，也最有发展潜力！

我国封测业未来展望，高级封测终将成为主流

近几年的海外并购让中国封测企业快速崛起，获得了技术、市场并弥补了一些结构性的缺陷。但是封测行业马太效应明显，海外优质并购标的显著减少，未来通过并购取得先进封装技术与市占率可能性很小，自主研发+技术升级将会成为主流。 我国封测行业未来发展方向应该由“量的增长”向“质的突破”转化。

量的增长：传统封装行业的特点是重人力成本、轻资本与技术。 半导体产业链三个环节中，设计对技术积累与人才要求最高；制造对资本投入要求高；封装产业对资本与人才要求相对较低，而对人工成本在三个环节中最 敏感。最终体现为设计和制造的附加值最高，封测的利润附加值最低。我国大陆 2018 年设计和制造合计占半导体销售额的 66%，封测占比 34%。台湾企业在全球封测市场占有率最高，但是 2018 年封测行业营收占台湾半导体市场总营收只有 19%，更多是利润来自于制造和设计。封装行业对人力成本最敏感，大陆封测行业上市公司 2018 年每百万营收需要职工数为 2.06 人，头部四家封测公司（长电、华天、通富、晶方）平均为 1.59 人，同期 IC 设计行业和制造行业（中芯、华宏）分别为 0.75 和 0.74 人。

后摩尔时代，在物理尺寸即将走到极限、制程技术不能带来有效的成本降低时，半导体硬件上的突破将会更加依赖先进封装技术。 因为先进封装更加灵活，不局限于晶体管尺寸的缩小，而是可以灵活的的结合现有封装技术降低成本；研发投入和设备投入也没有半导体制造资本支出高，这将成为延续摩尔定律的关键。

“质的突破”：传统封测由于技术壁垒低、同业竞争激烈，利润提高空间非常小，未来我国封测行业应该向利润附加值更高的高级封测转化，资本支出将取代人力成本作为新的行业推动力 。下一个半导体发展周期将依靠 AI、5G、IOT、智能 汽车 等新兴应用，这些新兴应用都对电子硬件有着共同的要求：高性能、高集成、高速度、低功耗、低成本。先进封装技术是解决各种性能需求和复杂异构集成需求等硬件方面的完美选择。

由于先进封装涉及中道晶圆制造所用技术与设备，利润附加值增长的同时资本和技术的投入也是远高于传统封测，先进封装资本支出类似于“晶圆制造”。先进封装涉及到晶圆研磨薄化、重布线、凸点制作（Bumping）及 3D-TSV 等制程，在制程中需要用到刻蚀、沉积等前道设备，这必然意味着大规模的资本支出，同时也意味着半导体中下游产业链业务分界模糊，相互渗透和拓展。例如 TSMC 推出的 InFO 集成扇出型高级封装和 CoWoS 晶圆基底芯片封装技术提供了一种除了 IC 设计业务外承包整个 IC 制造的商业模式，成功让 TSMC 拿到了 3 代苹果公司的订单；Intel 与 AMD 也已经推出嵌入式多芯片互连桥接(Embedded Multi-chip Interconnection Bridge, EMIB)技术，并成功运用在商业量产上，也就是英特尔的第八代 Core G 系列处理器。台积电 2016 年仅InFO 资本投入达 9.5 亿美元，而日月光 2016 年资本支出预计仅约 8 亿美元。与传统封装不同，先进封装资本支出才是核心驱动力。

A股核心标的介绍

（一）长电 科技 ：封测龙头，管理层优化及大客户转单驱动公司成长

长电 科技 作为全球 IC 封测环节中的第一梯队企业，其分立器件以及集成电路封装测试业务已经涵盖全球主要半导体客户，且在先进封装方面亦不断向国际先进水平靠拢。2019 年，公司大刀阔斧的进行管理层优化整合，由经验丰富的中芯国际团队负责公司的产能优化和业务整合。2019 年 9 月郑力先生接任公司 CEO 及董事职务，郑力先生之前是恩智浦全球高级副总裁兼大中华区总裁，并承担多个高级管理职务，凭借其在集成电路领域近 30 年的经验，将带领长电 科技 迈向新的台阶。

此外，2019 年以来，受中美贸易摩擦影响，华为海思相关订单呈现加速转向中国大陆趋势。而长电 科技 作为本土规模最大，技术路线最丰富的半导体封测企业，毫无疑问将会是这一轮华为转单的最大收益者。

（二）华天 科技 ：CIS+存储+射频，多维布局抢占先机

华天 科技 作为是一家本土前三、世界前十的半导体封装公司，主营业务覆盖全面，从传统封测到先进封测等多个系列。华天 科技 近几年一直稳健扩张，财务结构良好，毛利率一直维持稳定。随着 2019 年三季度以来行业整体回暖，订单逐月增加，各厂产能利用率逐步提升。

 天水厂以中低端传统封装为主，包括引线框架、部分 BGA、MCM 和 FC 业务，2019Q2产能利用率回升至 90%，盈利稳定。

 西安厂主要以 QFN 和 BGA 等中端封测技术为主，Q1 产能利用率在 70%左右， 2019Q2满产。

 昆山厂主要业务是包括 WLP、Bumping、MEMS 和 TSV 等 2.5D-3D 高端封测技术，，，当前手机前置镜头 CIS 和安防镜头 CIS 封装订单饱满。随着全球市场恢复，国内市场在华为订单转移加持下恢复速度加快，高级封测需求量有望大幅度提升。

此外，南京新厂的产能扩充和海外先进封测业务拓展将会是华天 科技 最值得期待盈利增长点。公司南京基地主要部署存储器、MEMS、人工智能等高级封测产线，已于 2019年年初开工建设，预计 2020 年投产。海外并购公司 Unisem 拥有完整的 Bumping、SiP、FC、MEMS 等先进封装技术，公司财务状况良好，现阶段整合顺利。Unisem 主要客户包括 Broadcom、Qorvo、Skyworks 等公司，有望显著受益 5G 射频的芯片封装。

从华天 科技 各大业务布局来看：稳健扎实的传统封装是公司业绩的核心压舱石，而近年来积极部署的先进封装也正随着 CIS、存储和 5G 射频的景气高涨而开花结果，公司业绩正加速向前。

（三）通富微电：各大基地协同发力，AMD 合作渐入佳境

经过多年内生成长+外延并购的发展战略，公司现已具备六处生产基地，其产能规模及营收体量均跃居全球半导体封测行业前列，下游应用遍及手机终端、存储芯片、 汽车 电子、CPU、GPU 等众多领域。2018 年公司营收增长 10.79%，营收增速在全球前十大封测公司中排名第二，营收规模由 2017 年的全球第七上升至全球第六，行业地位进一步提升。

2019 年上半年，通富超威苏州、通富超威槟城实现逆势增长 32.16%的亮丽成绩；与此同时，通富超威苏州成为第一个为 AMD7 纳米全系列产品提供封测服务的工厂，第二季度末7纳米产品出货总量超出AMD预期8%，标志着苏州槟城两厂被纳入通富麾下之后，其业务能力日益精进。8 月 8 日，AMD 推出了全球首款 7 纳米芯片，谷歌与推特也宣布未来将会在数据中心的 CPU 部分采用 AMD 核心处理器的产品。通富超威苏州、槟城作为给 AMD 7nm 产品提供封测服务的两大基地，有望显著受益于 AMD 未来的营收增长。

（四）晶方 科技 ：CIS 持续景气，多年深耕终结硕果

晶方 科技 是国内 WLP 先进封测技术的领军企业之一，主要专注于传感器领域的先进封测业务。产品应用于消费电子、安防、生物识别、 汽车 电子等诸多领域。目前公司是全球第二大能提供影像传感芯片晶圆级尺寸封装业务的服务商。2019 年 1 月，公司收购海外公司 Anteryon，其完整的晶圆级光学组件制造量产能力和技术与公司现有的WLCSP 封测形成良好的协同作用。

受“平安城市,天网工程,雪亮工程”驱动，我国视频监控市场增长率 15%左右，2020年有望达到 1683 亿。公司高阶 CMOS 封装产品有望持续受益于日渐增长的视频监控需求。此外 汽车 领域，ADAS 系统镜头数目的巨大需求量也是推动公司封测产片出货量增长的主要动力。据 HIS 数据，随着 ADAS 渗透率提升，2020 年全球 汽车 摄像头将达到8300 万枚，复合增速 20%。预计 汽车 电子、医疗 健康 、安防等其他应用将是未来 5 年市场成长新动能，作为主要下游封测厂商，晶方 科技 将优先受益。传感器封测市场中摄像头、指纹识别与 3D 传感仍占较大份额。目前，手机摄像头、指纹识别与 3D 传感渗透率增高，都加速图像传感器的发展，CIS 芯片封装需求快速增长将会是公司未来值得期待的看点。

受景气度高涨影响，公司当前产能呈现供不应求的状态。2019 年 12 月，晶方 科技 发布定增预案，拟募集资金不超过 14 亿，用于集成电路 12 英寸 TSV 及异质集 成智能传感器模块项目，项目建成后将形成年产 18 万片的生产能力；达产后预计年增 1.6 亿净利润。随着募投项目落地，公司业绩将被显著增厚。

（五）长川 科技 ：显著受益于景气周期中封测环节 Capax 提升

长川 科技 作为一家专业的半导体设备公司，公司主要为集成电路封装测试企业、晶圆制造企业、芯片设计企业等提供测试设备，集成电路测试设备主要包括测试机、分选机、探针台、自动化生产线等，目前本公司主要产品包括测试机、分选机及自动化生产线。随着本轮半导体景气周期见底回升，以台积电为首的晶圆厂相济调高资本支出，大幅扩产以应对强劲的市场需求，按照半导体产业链的传导规律，晶圆厂的产能扩张也势必蔓延至中下游封装厂商。此外，在全球半导体产业向国内转移的过程中，对中国大陆来说，无论是晶圆厂还是封装厂都景气周期都将是强于全球行业周期。 与此同时我们也看到，随着长电/华天/通富/晶方的产能满载，其扩产意愿愈加迫切，故而我们认为长川 科技 作为国内领先的半导体封装测试设备供应商，将有望显著受益于此一轮半导体行业景气周期+国产化趋势。

投资建议

自 2019 年下半年以来，全球范围内新一轮半导体景气已基本确立并拉开帷幕。对于大陆 IC 从业者来说，华为转单与产业转移的逻辑将进一步强化本轮景气周期并使其在中国大陆的演绎更加淋漓尽致。封测环节作为本土半导体产业链中最为成熟的领域，其订单承接能力更具确定性。标的方面，我们看好封测环节的长电 科技 、晶方 科技 、通富微电、华天 科技 ，以及封测设备厂商长川 科技 。

半导体国产替代空间巨大，如何挖掘机会？

目前，中国

现在国内的芯片封装技术与国际先进水平有多大差距

去国外封装？听谁说的？世界的封装技术就属中国（台湾）先进了，世界顶尖的封装测试公司大部分是台湾的，中芯国际，台积电，日月光，日月光集团的威宇，前两个以作晶圆为主，另外新加坡也有几家，美国的主要做设计研发，封装公司并不多

我国芯片技术现在是多少nm

我国芯片技术现在是2nm。芯片技术是一项新兴产业。主要分有基因芯片技术、倒装芯片技术、生物芯片技术、组织芯片技术、蛋白质芯片技术、蛋白芯片技术、DNA芯片技术、液相芯片技术、芯片封装技术。芯片，又称微电路（microcircuit）、微芯片（microchip）、集成电路（英语：integratedcircuit，IC）。是指内含集成电路的硅片，体积很小，常常是计算机或其他电子设备的一部分。

华为新专利量子芯片含多个子芯片，这透露出了哪些信息

华为新专利量子芯片含多个子芯片，这其中透露的信息是华为正在弯道超车，想要利用芯片堆叠的技术实现在芯片的性能提升。在芯片领域华为也自己研发了十几年，但是还是无法突破瓶颈点，旗下有一个海思半导体部门，多年以来一直从事芯片的设计，而且独立打造了全球首款5纳米麒麟 9000的研发，同时各种芯片也出自该部门，为华为研发部门提供了后勤的保障，只要其能够持续的输出科研成果，那么将会为华为实现弯道超车提供充分的养料，但是我们要知道该部门并不具备芯片制造的能力，所以目前正向芯片堆叠技术探索，因为该技术能够很大程度提升芯片的性能，但是想要在智能手机上实现还有一定难度，毕竟芯片堆叠需要占据更大的空间，普通的智能手机可能无法装下。华为新专利量子芯片含有多个子芯片，这其中透露的信息是华为正在向芯片堆叠技术进行探索。芯片堆叠技术的概念非常简单，就是将两个芯片放在一起进行使用，大大提升了芯片的性能，但是这其中最重要的就是芯片的封装技术，该技术目前最为成熟的是台积电工艺在十纳米以下的芯片都能够完美地进行封装，而华为公司目前正在研究的就是封装工艺，因为他能够决定之后芯片的性能同时也是为了华为的将来做打算，这也是华为视线换到超车的重要一步。华为新专利量子芯片含有多个子芯片，意味着华为正在另一个领域弯道超车，同时芯片堆叠将会成为未来的大趋势。现在芯片的制作工艺越来越精湛，三星已经实现了三纳米芯片的量产，再往后几年将是二纳米芯片的研发更高级一点就是研发一纳米芯片，而这一些芯片的难度越来越高研发的时间和成本也越来越大，所以芯片堆叠技术将会成为一大趋势不仅能够节约成本，还能够很大程度提高芯片的性能。希望华为能够在新专利量子芯片当中获得更大的优势，能够不负众望。

gtp国内封装是怎么实现的

GTP国内封装是指将国外的AI模型GPT（Generative Pre-training Transformer）封装到国内的云平台上，以便中国的企业和个人可以使用该模型来进行自然语言处理等任务。主要的GPT国内封装产品包括腾讯的XLNet、百度的ERNIE等。它们的封装实现主要包括以下几个步骤：1. 数据清洗和预处理：针对中文语境，对GPT模型进行适当的修改和优化，使其可以更好地适应中文语境。2. 模型封装和部署：将GPT模型封装成可部署的应用程序，并基于云计算平台提供相应的API和服务，使用户可以通过请求API来使用该模型。3. 性能调优和优化：通过对模型的优化和参数调整来提高模型的精度和速度，使其可以在海量数据和高并发的场景下稳定高效地运行。总之，GPT国内封装是一项非常复杂的工程，需要涉及多种技术和领域的知识，包括自然语言处理、云计算、大数据等。

芯片封测：半导体国产化最成熟环节

据媒体报道，自8月份以来，受 游戏 机、笔记本电脑和其他消费电子产品的需求增加影响，全球封测厂龙头日月光、力成 科技 等厂商的消费逻辑芯片封测订单明显增加，部分生产线已经满负荷运行。由于消费逻辑芯片的订单增加，部分后端厂商三季度的月产能预计环比会增长20%到25%。 作为集成电路产业链不可缺少的一部分，半导体封测得益于对更高集成度的需求，以及5G、消费电子、物联网等驱动，市场规模快速扩大。 根据中国半导体协会数据，2019年我国半导体封测市场达2350亿元，同比增长7.10%。2012年我国封测市场销售额为1036亿元，七年以来我国半导体封测市场年复合增速为12.4%，增速保持较高水平。 封测作为我国半导体领域优势最为突出的子行业，在当前国产半导体产业链中，国产化程度最高、行业发展最为成熟。 随着上游的芯片设计公司选择将订单回流到国内，具备竞争力的封测厂商将实质性受益。随着5G应用、AI、IoT等新兴领域发展，我国封测行业仍然有望保持高增长。 集成电路封装测试是半导体产业链的中下游，包括封装和测试两个环节。 封装是对制造完成的晶圆进行划片、贴片、键合、电镀等一系列工艺，以保护晶圆上的芯片免受物理、化学等环境因素造成的损伤，增强芯片的散热性能，以及将芯片的I/O端口引出的半导体产业环节。 而测试主要是对芯片、电路等半导体产品的功能和性能进行验证的步骤，其目的在于将有结构缺陷以及功能、性能不符合要求的半导体产品筛选出来，以确保交付产品的正常应用。其中，封装环节价值占比约为80%~85%，测试环节价值占比约15%~20%。 全球集成电路企业主要分为两类，一种是涵盖集成电路设计、制造以及封装测试为一体的垂直整合型公司（IDM公司），例如三星、英特尔、海力士等独立专业化的公司。 另外一种则是将IDM公司进行拆分形成独立的公司，可以分为IC设计公司、晶圆代工厂及封装测试厂。全球知名封装测试厂包括安靠、日月光、长电 科技 、通富微电等。 封测环节是半导体细分领域国产化进展最快的环节。国内企业最早以封测技术为切入点进入集成电路产业，近年来，国内封测企业通过外延式扩张获得了良好的产业竞争力，技术实力和销售规模已进入世界第一梯队。 在芯片制造产能向大陆转移的大趋势下，大陆封测企业近水楼台，抢占了中国台湾、美国、日韩封测企业的份额。国内的几家封测厂商长电 科技 、华天 科技 、通富微电等巨头都已经挤进全球前十名。 长电 科技 联合产业基金、芯电半导体收购新加坡封测厂星科金朋，获得SiP、WLP、FC+Bumping能力以及扇出型封装技术，技术达到国际一流水平，主要掣肘在于客户资源。其规模进一步提升，目前已经做到全球第三名，同时在封测产品的布局上也进一步完善，在低端、中端、高端等封装领域都有突破。 华天 科技 收购美国FCI，通富微电联合大基金收购AMD苏州和槟城封测厂，晶方 科技 则购入英飞凌智瑞达部分资产。 全球十大封测厂通过这一系列并购后已经基本形成了日月光-矽品 科技 、安靠-J-Devices、长电 科技 -星科金朋等三大阵营。 全球封装技术的主流处于第三代的成熟期，向第四阶段演进。SiP和3D是封装未来重要的发展趋势，但鉴于3D封装技术难度较大、成本较高，SiP，PoP，HyBrid等封装仍是现阶段业界应用于高密度高性能系统级封装的主要技术。 在最高端技术上制造、封测已有融合：台积电已建立起CoWoS及InFO两大先进封测生态系统。日月光拥有FC+Bumping等成熟技术。 先进封装技术将推动半导体封装市场继续扩容。集成电路封装技术的演进主要为了符合终端系统产品的需求，为配合系统产品多任务、小体积的发展趋势，集成电路封装技术的演进方向即为高密度、高脚位、薄型化、小型化。 根据麦姆斯咨询援引Yole预测，2019年-2024年期间先进封装市场预计将以8%的复合年增长率增长，市场规模到2024年将达到440亿美元；与此同时，传统封装市场的复合年增长率预计仅为2.4%。 海通证券认为，全球集成电路产业为降低生产成本而将生产中心转移至亚洲地区，在完整的、动态的垂直分工体系下，技术、品质及交期均有保障；而且随着IDM公司逐步增加部分测试业务的外包，集成电路测试代工业务将朝着专业化、高品质服务方向不断发展。目前全球IC测试代工产业是封测一体厂和专业测试厂并存的格局，其中专业测试厂龙头厂商稳健成长。

中国芯片封测行业现状如何

封测市场规模稳定增长。

集成电路封装测试是半导体产业链的中下游，包括封装和测试两个环节。封装是对制造完成的晶圆进行划片、贴片、键合、电镀等一系列工艺，以保护晶圆上的芯片免受物理、化学等环境因素造成的损伤，增强芯片的散热性能，以及将芯片的I/O端口引出的半导体产业环节。

而测试主要是对芯片、电路等半导体产品的功能和性能进行验证的步骤，其目的在于将有结构缺陷以及功能、性能不符合要求的半导体产品筛选出来，以确保交付产品的正常应用。根据Gartner统计，封装环节价值占封测比例约为80%-85%，测试环节价值占比约15%-20%。

全球半导体行业景气度回升，全球封测市场规模稳定增长。自2017年来，由于中美博弈的不确定性以及下游需求下滑影响，全球半导体景气周期逐渐进入下行周期，根据Gartner数据，2019年全球半导体产业市场规模为4150亿美元，同比下滑12.2%。

但2019H2开始，半导体市场已逐步回暖，伴随着2020年5G建设的快速发展，可穿戴设备及云服务器市场稳健成长，预计全球半导体行业将迎来新一轮景气周期。全球封测市场则稳定增长，据Yole数据统计，全球封测市场规模2019年达564亿美元，同比增长0.7%。

芯片封装是什么

集成电路芯片上面的封装物是什么?? 50分 集成电路封装的作用之一就是对芯片进行环境保护，避免芯片与外部空气接触。因此必须根据不同类别的集成电路的特定要求和使用场所，采取不同的加工方法和选用不同的封装材料，才能保证封装结构气密性达到规定的要求。集成电路早起的封装材料是采用有机树脂和蜡的混合定，用充填或灌注的方法来实现封装的，显然可靠性很差。也曾应用橡胶来进行密封，由于其耐热、耐油及电性能都不理想而被淘汰。目前使用广泛、性能最为可靠的气密密封材料是玻璃-金属封接、陶瓷-金属封装和低熔玻璃-陶瓷封接。处于大量生产和降低成本的需要，塑料模型封装已经大量涌现，它是以热固性树脂通过模具进行加热加压来完成的，其可靠性取决于有机树脂及添加剂的特性和成型条件，但由于其耐热性较差和具有吸溼性，还不能与其他封接材料性能相当，尚属于半气密或非气密的封接材料。 　　随着芯片技术的成熟和芯片成品率的迅速提高，后部封接成本占整个集成电路成本的比重也愈来愈大，封装技术的变化和发展日新月异，令人目不暇接。 pcb的芯片封装是什么啊？ 每个芯片都有datasheet，datashe工t上会有应用描述，结构封装，料号等描述。在Power PCB里面做Decal时，需要参考datasheet里面的结构封装描述，里面有写每个焊盘的尺寸，形状，顺序等。 芯片的封装是怎么区别的。 芯片封装方式一览： 1、BGA(ball grid array)球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚LSI 用的一种封装。封装本体也可做得比QFP(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm 的360 引脚 BGA 仅为31mm 见方；而引脚中心距为0.5mm 的304 引脚QFP 为40mm 见方。而且BGA 不 用担心QFP 那样的引脚变形问题。该封装是美国Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。最初，BGA 的引脚(凸点)中心距为1.5mm，引脚数为225。现在也有一些LSI 厂家正在开发500 引脚的BGA。BGA 的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。美国Motorola 公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为GPAC(见OMPAC 和GPAC)。 2、BQFP(quad flat package with bumper) 带缓冲垫的四侧引脚扁平封装。QFP 封装之一，在封装本体的四个角设置突起(缓冲垫)以防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC 等电路中采用此封装。引脚中心距0.635mm，引脚数从84 到196 左右(见QFP)。 3、碰焊PGA(butt joint pin grid array) 表面贴装型PGA 的别称(见表面贴装型PGA)。 4、C－(ceramic) 表示陶瓷封装的记号。例如，CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。 5、Cerdip 用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。带有玻璃窗口的Cerdip 用于紫外线擦除型EPROM 以及内部带有EPROM 的微机电路等。引脚中心距2.54mm，引脚数从8 到42。在日本，此封装表示为DIP－G(G 即玻璃密封的意思)。 6、Cerquad 表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP 等的逻辑LSI 电路。带有窗口的Cerquad 用于封装EPROM 电路。散热性比塑料QFP 好，在自然空冷条件下可容许1.5～ 2W 的功率。但封装成本比塑料QFP 高3～5 倍。引脚中心距有1.27mm、0.8mm、0.65mm、0.5mm、0.4mm 等多种规格。引脚数从32 到368。 7、CLCC(ceramic leaded chip carrier) 带引脚的陶瓷芯片载体，表面贴装型封装之一，引脚从封装的四个侧面引出，呈丁字形。 带有窗口的用于封装紫外线擦除型EPROM 以及带有EPROM 的微机电路等。此封装也称为QFJ、QFJ－G(见QFJ)。 8、COB(chip on board) 板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可靠性。虽然COB 是最简单的裸芯片贴装技术，但它的封装密度远不如TAB 和倒片焊技术。 9、DFP(dual flat package) 双侧引脚扁平封装。是S......》》 芯片封装原理是什么？ 采用黑胶的封装，是指COB(Chip On Board)封装吧。 COB封装流程如下： 第一步：扩晶。采用扩张机将厂商提供的整张LED晶片薄膜均匀扩张，使附着在薄膜表面紧密排列的LED晶粒拉开，便于刺晶。 第二步：背胶。将扩好晶的扩晶环放在已刮好银浆层的背胶机面上，背上银浆。点银浆。适用于散装LED芯片。采用点胶机将适量的银浆点在PCB印刷线路板上。 第三步：将备好银浆的扩晶环放入刺晶架中，由操作员在显微镜下将LED晶片用刺晶笔刺在PCB印刷线路板上。 第四步：将刺好晶的PCB印刷线路板放入热循环烘箱中恒温静置一段时间，待银浆固化后取出(不可久置，不然LED芯片镀层会烤黄，即氧化，给邦定造成困难)。如果有LED芯片邦定，则需要以上几个步骤;如果只有IC芯片邦定则取消以上步骤。 第五步：粘芯片。用点胶机在PCB印刷线路板的IC位置上适量的红胶(或黑胶)，再用防静电设备(真空吸笔或子)将IC裸片正确放在红胶或黑胶上。 第六步：烘干。将粘好裸片放入热循环烘箱中放在大平面加热板上恒温静置一段时间，也可以自然固化(时间较长)。 第七步：邦定(打线)。采用铝丝焊线机将晶片(LED晶粒或IC芯片)与PCB板上对应的焊盘铝丝进行桥接，即COB的内引线焊接。 第八步：前测。使用专用检测工具(按不同用途的COB有不同的设备，简单的就是高精密度稳压电源)检测COB板，将不合格的板子重新返修。 第九步：点胶。采用点胶机将调配好的AB胶适量地点到邦定好的LED晶粒上，IC则用黑胶封装，然后根据客户要求进行外观封装。 第十步：固化。将封好胶的PCB印刷线路板放入热循环烘箱中恒温静置，根据要求可设定不同的烘干时间。 第十一步：后测。将封装好的PCB印刷线路板再用专用的检测工具进行电气性能测试，区分好坏优劣。 第十二步：打磨。根据客户对产品厚度的要求进行打磨（一般为软性PCB）。 第十三步：清洗。对产品进行洁净清洗。 第十四步：风干。对洁净后的产品二次风干。 第十五步：测试。成功于否就在这一步解定了，（坏片没有更好的办法补救了）。 第十六步：切割。将大PCB切割成客户所需大小 第十七步：包装、出厂。对产品进行包装。 黑胶的熔点比较低，在矗装时先把导线等用黑胶封装起来，然后装上芯片等较容易坏的原件，在加入一次黑胶，因为后一次加注的黑胶较少，保证了封装不会损伤原件。 芯片封装的介绍 安装半导体集成电路芯片用的外壳，起著安放、固定、密封、保护芯片和增强电热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁——芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印制板上的导线与其他器件建立连接。因此，封装对CPU和其他LSI集成电路都起着重要的作用 芯片封装用什么材料 最主要的是环氧树脂和陶瓷。 芯片的封装DIP和SOP有什么区别呢 前者是双列直插封装，后者是最常见的一种贴片封装。如下图（标N的是DIP，标D的是SOP）—— 半导体封装，半导体封装是什么意思 半导体封装简介: 半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。封装过程为：来自晶圆前道工艺的晶圆通过划片工艺后，被切割为小的晶片（Die），然后将切割好的晶片用胶水贴装到相应的基板（引线框架）架的小岛上，再利用超细的金属（金、锡、铜、铝）导线或者导电性树脂将晶片的接合焊盘（Bond Pad）连接到基板的相应引脚（Lead）,并构成所要求的电路；然后再对独立的晶片用塑料外壳加以封装保护，塑封之后，还要进行一系列操作，如后固化（Post Mold Cure）、切筋和成型（Trim&Form）、电镀（Plating）以及打印等工艺。封装完成后进行成品测试，通常经过入检（Ining）、测试（Test）和包装（Packing）等工序，最后入库出货。典型的封装工艺流程为：划片 装片 键合 塑封 去飞边 电镀 打印 切筋和成型 外观检查 成品测试 包装出货。 1 半导体器件封装概述 电子产品是由半导体器件(集成电路和分立器件)、印刷线路板、导线、整机框架、外壳及显示等部分组成，其中集成电路是用来处理和控制信号，分立器件通常是信号放大，印刷线路板和导线是用来连接信号，整机框架外壳是起支撑和保护作用，显示部分是作为与人沟通的接口。所以说半导体器件是电子产品的主要和重要组成部分，在电子工业有“工业之米"的美称。 我国在上世纪60年代自行研制和生产了第一台计算机，其占用面积大约为100 m2以上，现在的便携式计算机只有书包大小，而将来的计算机可能只与钢笔一样大小或更小。计算机体积的这种迅速缩小而其功能越来越强大就是半导体科技发展的一个很好的佐证，其功劳主要归结于：(1)半导体芯片集成度的大幅度提高和晶圆制造(Wafer fabrication)中光刻精度的提高，使得芯片的功能日益强大而尺寸反而更小；(2)半导体封装技术的提高从而大大地提高了印刷线路板上集成电路的密集度，使得电子产品的体积大幅度地降低。 半导体组装技术(Assembly technology)的提高主要体现在它的封装型式(Package)不断发展。通常所指的组装(Assembly)可定义为：利用膜技术及微细连接技术将半导体芯片(Chip)和框架(Leadframe)或基板(Sulbstrate)或塑料薄片(Film)或印刷线路板中的导体部分连接以便引出接线引脚，并通过可塑性绝缘介质灌封固定，构成整体立体结构的工艺技术。它具有电路连接，物理支撑和保护，外场屏蔽，应力缓冲，散热，尺寸过度和标准化的作用。从三极管时代的插入式封装以及20世纪80年代的表面贴装式封装，发展到现在的模块封装，系统封装等等，前人已经研究出很多封装形式，每一种新封装形式都有可能要用到新材料，新工艺或新设备。 驱动半导体封装形式不断发展的动力是其价格和性能。电子市场的最终客户可分为3类：家庭用户、工业用户和国家用户。家庭用户最大的特点是价格便宜而性能要求不高；国家用户要求高性能而价格通常是普通用户的几十倍甚至几千倍，主要用在军事和航天等方面；工业用户通常是价格和性能都介于以上两者之间。低价格要求在原有的基础上降低成本，这样材料用得越少越好，一次性产出越大越好。高性能要求产品寿命长，能耐高低温及高溼度等恶劣环境。半导体生产厂家时时刻刻都想方设法降低成本和提高性能，当然也有其它的因素如环保要求和专利问题迫使他们改变封装型式。 2 封装的作用 封装(Package)对于芯片来说是必须的，也是至关重要的。封装也可以说是指安装半导体集成......》》 这种芯片属于什么封装类型。 绑定封装，俗称牛屎，最便宜，容易受潮导致失效。 常见芯片封装有哪几种 一、DIP双列直插式封装 DIP(DualIn－line Package)是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100个。采用DIP封装的CPU芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。 DIP封装具有以下特点： 1.适合在PCB(印刷电路板)上穿孔焊接，操作方便。 2.芯片面积与封装面积之间的比值较大，故体积也较大。 Intel系列CPU中8088就采用这种封装形式，缓存(Cache)和早期的内存芯片也是这种封装形式。 二、QFP塑料方型扁平式封装和PFP塑料扁平组件式封装 QFP（Plastic Quad Flat Package）封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大型集成电路都采用这种封装形式，其引脚数一般在100个以上。用这种形式封装的芯片必须采用SMD（表面安装设备技术）将芯片与主板焊接起来。采用SMD安装的芯片不必在主板上打孔，一般在主板表面上有设计好的相应管脚的焊点。将芯片各脚对准相应的焊点，即可实现与主板的焊接。用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。 PFP（Plastic Flat Package）方式封装的芯片与QFP方式基本相同。唯一的区别是QFP一般为正方形，而PFP既可以是正方形，也可以是长方形。 QFP/PFP封装具有以下特点： 1.适用于SMD表面安装技术在PCB电路板上安装布线。 2.适合高频使用。 3.操作方便，可靠性高。 4.芯片面积与封装面积之间的比值较小。 Intel系列CPU中80286、80386和某些486主板采用这种封装形式。 三、PGA插针网格阵列封装 PGA(Pin Grid Array Package)芯片封装形式在芯片的内外有多个方阵形的插针，每个方阵形插针沿芯片的四周间隔一定距离排列。根据引脚数目的多少，可以围成2-5圈。安装时，将芯片插入专门的PGA插座。为使CPU能够更方便地安装和拆卸，从486芯片开始，出现一种名为ZIF的CPU插座，专门用来满足PGA封装的CPU在安装和拆卸上的要求。 ZIF(Zero Insertion Force Socket)是指零插拔力的插座。把这种插座上的扳手轻轻擡起，CPU就可很容易、轻松地插入插座中。然后将扳手压回原处，利用插座本身的特殊结构生成的挤压力，将CPU的引脚与插座牢牢地接触，绝对不存在接触不良的问题。而拆卸CPU芯片只需将插座的扳手轻轻擡起，则压力解除，CPU芯片即可轻松取出。 PGA封装具有以下特点： 1.插拔操作更方便，可靠性高。 2.可适应更高的频率。 Intel系列CPU中，80486和Pentium、Pentium Pro均采用这种封装形式。 四、BGA球栅阵列封装 随着集成电路技术的发展，对集成电路的封装要求更加严格。这是因为封装技术关系到产品的功能性，当IC的频率超过100MHz时，传统封装方式可能会产生所谓的“CrossTalk”现象，而且当IC的管脚数大于208 Pin时，传统的封装方式有其困难度。因此，除使用QFP封装方式外，现今大多数的高脚数芯片（如图形芯片与芯片组等）皆转而使用BGA(Ball Grid Array Package)封装技术。BGA一出现便成为CPU、主板上南/北桥芯片等高密度、高性能、多引......》》