linux makefile文件(linux里面的make和makefile是做什么的)
本文目录
- linux里面的make和makefile是做什么的
- linux中怎么用makefile
- Linux下面Makefile文件解读
- linux下的makefile文件有什么作用
- 在linux系统应用make命令时,makefile 与makefile有何区别
- linux如何编写并使用makefile
- linux上的makefile怎么使用
- Linux内核makefile文件
- 在linux下怎么makefile
- 如何在linux下写makefile
linux里面的make和makefile是做什么的
1、make:是一个非常重要的编译命令,本质上它是一个程序。利用make工具,可以将大型的开发项目分解成为多个更易于管理的模块,对于一个包括几百个源文件的应用程序,使用make和makefile工具就可以简洁明快地理顺各个源文件之间纷繁复杂的相互关系。而且如此多的源文件,如果每次都要键入gcc命令进行编译的话,那对程序员来说简直就是一场灾难。而make工具则可自动完成编译工作,并且可以只对程序员在上次编译后修改过的部分进行编译。
2、Makefile文件 :Make工具最主要也是最基本的功能就是通过makefile文件来描述源程序之间的相互关系并自动维护编译工作,本质上makefile文件是个文本文件,用于配置编译过程。makefile 文件需要按照某种语法进行编写,文件中需要说明如何编译各个源文件并连接生成可执行文件,并要求定义源文件之间的依赖关系。makefile 文件是许多编译器--包括 Windows NT 下的编译器--维护编译信息的常用方法,只是在集成开发环境中,用户通过友好的界面修改 makefile 文件而已。
3、在 UNIX 系统中,习惯使用 Makefile 作为 makfile 文件。如果要使用其他文件作为 makefile,则可利用类似下面的 make 命令选项指定 makefile 文件:
$ make -f Makefile.debug
例如,一个名为prog的程序由三个C源文件filea.c、fileb.c和filec.c以及库文件LS编译生成,这三个文件还分别包含自己的头文件a.h 、b.h和c.h。通常情况下,C编译器将会输出三个目标文件filea.o、fileb.o和filec.o。假设filea.c和fileb.c都要声明用到一个名为defs的文件,但filec.c不用。即在filea.c和fileb.c里都有这样的声明:
#include “defs“
那么下面的文档就描述了这些文件之间的相互联系:
#It is a example for describing makefile
prog : filea.o fileb.o filec.o
cc filea.o fileb.o filec.o -LS -o prog
filea.o : filea.c a.h defs
cc -c filea.c
fileb.o : fileb.c b.h defs
cc -c fileb.c
filec.o : filec.c c.h
cc -c filec.c
这个描述文档就是一个简单的makefile文件。
linux中怎么用makefile
一、Makefile的规则
在讲述这个Makefile之前,还是先来粗略地看一看Makefile的规则。
target ... : prerequisites ...
command
.......
target也就是一个目标文件,可以是Object File,也可以是执行文件。还可以是一个标签
(Label),对于标签这种特性,在后续的“伪目标”章节中会有叙述。
prerequisites就是,要生成那个target所需要的文件或是目标。
command也就是make需要执行的命令。(任意的Shell命令)
这是一个文件的依赖关系,也就是说,target这一个或多个的目标文件依赖于prerequisi
tes中的文件,其生成规则定义在command中。
二、一个示例
正如前面所说的,如果一个工程有3个头文件,和8个C文件,为了完成前面所述的那三
个规则,的Makefile应该是下面的这个样子的。
edit : main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
cc -o edit main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
main.o : main.c defs.h
cc -c main.c
kbd.o : kbd.c defs.h command.h
cc -c kbd.c
command.o : command.c defs.h command.h
cc -c command.c
display.o : display.c defs.h buffer.h
cc -c display.c
insert.o : insert.c defs.h buffer.h
cc -c insert.c
search.o : search.c defs.h buffer.h
cc -c search.c
files.o : files.c defs.h buffer.h command.h
cc -c files.c
utils.o : utils.c defs.h
cc -c utils.c
clean :
rm edit main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
反斜杠(\)是换行符的意思。这样比较便于Makefile的易读。可以把这个内容保存在
文件为“Makefile”或“makefile”的文件中,然后在该目录下直接输入命令“make”就
可以生成执行文件edit。如果要删除执行文件和所有的中间目标文件,那么,只要简单地
执行一下“make clean”就可以了。
在这个makefile中,目标文件(target)包含:执行文件edit和中间目标文件(*.o),依
赖文件(prerequisites)就是冒号后面的那些 .c 文件和 .h文件。每一个 .o 文件都有
一组依赖文件,而这些 .o 文件又是执行文件 edit 的依赖文件。依赖关系的实质上就是
说明了目标文件是由哪些文件生成的,换言之,目标文件是哪些文件更新的。
在定义好依赖关系后,后续的那一行定义了如何生成目标文件的操作系统命令,一定要以
一个Tab键作为开头。记住,make并不管命令是怎么工作的,他只管执行所定义的命令。m
ake会比较targets文件和prerequisites文件的修改日期,如果prerequisites文件的日期
要比targets文件的日期要新,或者target不存在的话,那么,make就会执行后续定义的命
令。
这里要说明一点的是,clean不是一个文件,它只不过是一个动作名字,有点像C语言中的
lable一样,其冒号后什么也没有,那么,make就不会自动去找文件的依赖性,也就不会自
动执行其后所定义的命令。要执行其后的命令,就要在make命令后明显得指出这个lable的
名字。这样的方法非常有用,可以在一个makefile中定义不用的编译或是和编译无关
的命令,比如程序的打包,程序的备份,等等。
三、makefile中使用变量
在上面的例子中,先让看看edit的规则:
edit : main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
cc -o edit main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
可以看到[.o]文件的字符串被重复了两次,如果的工程需要加入一个新的[.o]文
件,那么需要在两个地方加(应该是三个地方,还有一个地方在 clean中)。当然,
的makefile并不复杂,所以在两个地方加也不累,但如果makefile变得复杂,那么我
们就有可能会忘掉一个需要加入的地方,而导致编译失败。所以,为了makefile的易维护
,在makefile中可以使用变量。makefile的变量也就是一个字符串,理解成 C语言中
的宏可能会更好。
比如,声明一个变量,叫objects, OBJECTS, objs, OBJS, obj, 或是 OBJ,反正不管
什么啦,只要能够表示obj文件就行了。在makefile一开始就这样定义:
objects = main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
于是,就可以很方便地在的makefile中以“$(objects)”的方式来使用这个变量
了,于是的改良版makefile就变成下面这个样子:
objects = main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
edit : $(objects)
cc -o edit $(objects)
main.o : main.c defs.h
cc -c main.c
kbd.o : kbd.c defs.h command.h
cc -c kbd.c
command.o : command.c defs.h command.h
cc -c command.c
display.o : display.c defs.h buffer.h
cc -c display.c
insert.o : insert.c defs.h buffer.h
cc -c insert.c
search.o : search.c defs.h buffer.h
cc -c search.c
files.o : files.c defs.h buffer.h command.h
cc -c files.c
utils.o : utils.c defs.h
cc -c utils.c
clean :
rm edit $(objects)
于是如果有新的 .o 文件加入,只需简单地修改一下 objects 变量就可以了。
四、make是如何工作的
在默认的方式下,输入make命令通过makefile编译程序时,具体的内部机制如下:
1、make会在当前目录下找名字叫“Makefile”或“makefile”的文件。
2、如果找到,它会找文件中的第一个目标文件(target),在上面的例子中,他会找到“
edit”这个文件,并把这个文件作为最终的目标文件。
3、如果edit文件不存在,或是edit所依赖的后面的 .o 文件的文件修改时间要比edit这个
文件新,那么,他就会执行后面所定义的命令来生成edit这个文件。
4、如果edit所依赖的.o文件也不存在,那么make会在当前文件中找目标为.o文件的依赖性
,如果找到则再根据那一个规则生成.o文件。(这有点像一个堆栈的过程)
5、当然,你的C文件和H文件是存在的啦,于是make会生成 .o 文件,然后再用 .o 文件生
命make的终极任务,也就是执行文件edit了。
这就是整个make的依赖性,make会一层又一层地去找文件的依赖关系,直到最终编译出第
一个目标文件。在找寻的过程中,如果出现错误,比如最后被依赖的文件找不到,那么ma
ke就会直接退出,并报错,而对于所定义的命令的错误,或是编译不成功,make根本不理
。make只管文件的依赖性,即,如果在我找了依赖关系之后,冒号后面的文件还是不在,
那么对不起,我就不工作啦。
通过上述分析,知道,像clean这种,没有被第一个目标文件直接或间接关联,那么它
后面所定义的命令将不会被自动执行,不过,可以显示要make执行。即命令——“ma
ke clean”,以此来清除所有的目标文件,以便重编译。
于是在编程中,如果这个工程已被编译过了,当修改了其中一个源文件,比如fi
le.c,那么根据的依赖性,的目标file.o会被重编译(也就是在这个依性关系后
面所定义的命令),于是file.o的文件也是最新的啦,于是file.o的文件修改时间要比ed
it要新,所以edit也会被重新链接了(详见edit目标文件后定义的命令)。
而如果改变了“command.h”,那么,kdb.o、command.o和files.o都会被重编译,并
且,edit会被重链接。
Linux下面Makefile文件解读
这个要两句两句的读,先分析头两句,
libcl.a:CLMonolithic.o stdafx.o ii.o
ar cr libcl.a ii.o CLMonolithic.o stdafx.o
第一句表明了依赖,说的是libcl.a这个库依赖于CLMonolithic.o stdafx.o ii.o这三个文件;而第二句说的是规则,也就是怎么把这三个.o文件做成库文件。
=====
CLMonolithic.o:CLMonolithic.cpp
g++ -c CLMonolithic.cpp -I home/chenxu/ii/ii/src
第一句也是说依赖,就是说CLMonolithic.o依赖于源文件CLMonolithic.cpp,第二句说怎么编译CLMonolithic.cpp到CLMonolithic.o,用g++ 编译,参数是-c ,要用到的其他文件来自于home/chenxu/ii/ii/src
同理 stdafx.o ii.o
说说 clean,这是一个规则,就是说你输入命令,make clean,会执行
rm libcl.a ii.o CLMonolithic.o stdafx.o -f
希望对你有帮组
linux下的makefile文件有什么作用
makefile其实不是Linux下才有,你用vs编译软件时,同样使用的是makefile来进行编译。
makefile可以进行工程的编译工作,让你编写的代码最后能够根据makefile的结构,生成你可以执行的可执行软件。
在linux系统应用make命令时,makefile 与makefile有何区别
分析linux
make命令与Makefile的区别:
1、make命令有一些内置的默认功能,但是光有这个还是不知道怎么build程序。必须提供一个文件告诉make应用程序的构造,这个文件就是makefile。
2、Make和makefile提供了强大的功能来管理项目的编译以及发布install到指定文件夹。
3、make的原理是执行一个叫Makefile文件里的指令,make的基本用处是自动根据makefile里的指令来编译源文件。还可以用来做比如安装软件,卸载软件等事情,但前提是在makefile里写了。
4、比如makefile里有这么些内容:
install
:
《
commands
》
然后用make
install的话,make程序就会按照上面install:后面的指令《
commands
》执行安装,uninstall也是一样的道理,大部分的作者会写有卸载的部分,这时只要简单地执行make
unistall就可以,如果作者懒没有写,那就只有根据make
install中的步骤,把什么文件拷到哪去了,然后分别手动删除。还有关键的一点是,编译安装完成后,不要删除源代码,不然就算作者写了unnistall目标,也没有makefile可以执行了。
linux如何编写并使用makefile
1、先写Makefile编译出***.ko文件
模板如下,保存到命名为Makefile文件里,放到你代码的同级目录下
TARGET=my_proc.ko
LINUXDIR=/lib/modules/$(shell uname -r)/build
PWD=$(shell pwd)
obj-m :=
obj-m += my_proc.o
all: $(TARGET)
$(TARGET): $(OBJS)
make -C $(LINUXDIR) SUBDIRS=$(PWD) modules
clean:
rm -f modules.order Module.symvers $(TARGET) *.mod.c *.o
rm -rf .tmp_versions .mod* Module.markers
2、make
3、root权限下用命令插入模块
insmod my_proc.ko
4、可以用你写的应用程序打开、操作模块了
5、查看模块命令
lsmod
cat /proc/modules
modinfo my_proc.ko
6、root下卸载模块
rmmod
linux上的makefile怎么使用
一、Makefile的规则
在讲述这个Makefile之前,还是先来粗略地看一看Makefile的规则。
target ... : prerequisites ...
command
.......
target也就是一个目标文件,可以是Object File,也可以是执行文件。还可以是一个标签
(Label),对于标签这种特性,在后续的“伪目标”章节中会有叙述。
prerequisites就是,要生成那个target所需要的文件或是目标。
command也就是make需要执行的命令。(任意的Shell命令)
这是一个文件的依赖关系,也就是说,target这一个或多个的目标文件依赖于prerequisi
tes中的文件,其生成规则定义在command中。
二、一个示例
正如前面所说的,如果一个工程有3个头文件,和8个C文件,为了完成前面所述的那三
个规则,的Makefile应该是下面的这个样子的。
edit : main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
cc -o edit main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
main.o : main.c defs.h
cc -c main.c
kbd.o : kbd.c defs.h command.h
cc -c kbd.c
command.o : command.c defs.h command.h
cc -c command.c
display.o : display.c defs.h buffer.h
cc -c display.c
insert.o : insert.c defs.h buffer.h
cc -c insert.c
search.o : search.c defs.h buffer.h
cc -c search.c
files.o : files.c defs.h buffer.h command.h
cc -c files.c
utils.o : utils.c defs.h
cc -c utils.c
clean :
rm edit main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
反斜杠(\)是换行符的意思。这样比较便于Makefile的易读。可以把这个内容保存在
文件为“Makefile”或“makefile”的文件中,然后在该目录下直接输入命令“make”就
可以生成执行文件edit。如果要删除执行文件和所有的中间目标文件,那么,只要简单地
执行一下“make clean”就可以了。
在这个makefile中,目标文件(target)包含:执行文件edit和中间目标文件(*.o),依
赖文件(prerequisites)就是冒号后面的那些 .c 文件和 .h文件。每一个 .o 文件都有
一组依赖文件,而这些 .o 文件又是执行文件 edit 的依赖文件。依赖关系的实质上就是
说明了目标文件是由哪些文件生成的,换言之,目标文件是哪些文件更新的。
在定义好依赖关系后,后续的那一行定义了如何生成目标文件的操作系统命令,一定要以
一个Tab键作为开头。记住,make并不管命令是怎么工作的,他只管执行所定义的命令。m
ake会比较targets文件和prerequisites文件的修改日期,如果prerequisites文件的日期
要比targets文件的日期要新,或者target不存在的话,那么,make就会执行后续定义的命
令。
这里要说明一点的是,clean不是一个文件,它只不过是一个动作名字,有点像C语言中的
lable一样,其冒号后什么也没有,那么,make就不会自动去找文件的依赖性,也就不会自
动执行其后所定义的命令。要执行其后的命令,就要在make命令后明显得指出这个lable的
名字。这样的方法非常有用,可以在一个makefile中定义不用的编译或是和编译无关
的命令,比如程序的打包,程序的备份,等等。
三、makefile中使用变量
在上面的例子中,先让看看edit的规则:
edit : main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
cc -o edit main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
可以看到[.o]文件的字符串被重复了两次,如果的工程需要加入一个新的[.o]文
件,那么需要在两个地方加(应该是三个地方,还有一个地方在 clean中)。当然,
的makefile并不复杂,所以在两个地方加也不累,但如果makefile变得复杂,那么我
们就有可能会忘掉一个需要加入的地方,而导致编译失败。所以,为了makefile的易维护
,在makefile中可以使用变量。makefile的变量也就是一个字符串,理解成 C语言中
的宏可能会更好。
比如,声明一个变量,叫objects, OBJECTS, objs, OBJS, obj, 或是 OBJ,反正不管
什么啦,只要能够表示obj文件就行了。在makefile一开始就这样定义:
objects = main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
于是,就可以很方便地在的makefile中以“$(objects)”的方式来使用这个变量
了,于是的改良版makefile就变成下面这个样子:
objects = main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
edit : $(objects)
cc -o edit $(objects)
main.o : main.c defs.h
cc -c main.c
kbd.o : kbd.c defs.h command.h
cc -c kbd.c
command.o : command.c defs.h command.h
cc -c command.c
display.o : display.c defs.h buffer.h
cc -c display.c
insert.o : insert.c defs.h buffer.h
cc -c insert.c
search.o : search.c defs.h buffer.h
cc -c search.c
files.o : files.c defs.h buffer.h command.h
cc -c files.c
utils.o : utils.c defs.h
cc -c utils.c
clean :
rm edit $(objects)
于是如果有新的 .o 文件加入,只需简单地修改一下 objects 变量就可以了。
四、make是如何工作的
在默认的方式下,输入make命令通过makefile编译程序时,具体的内部机制如下:
1、make会在当前目录下找名字叫“Makefile”或“makefile”的文件。
2、如果找到,它会找文件中的第一个目标文件(target),在上面的例子中,他会找到“
edit”这个文件,并把这个文件作为最终的目标文件。
3、如果edit文件不存在,或是edit所依赖的后面的 .o 文件的文件修改时间要比edit这个
文件新,那么,他就会执行后面所定义的命令来生成edit这个文件。
4、如果edit所依赖的.o文件也不存在,那么make会在当前文件中找目标为.o文件的依赖性
,如果找到则再根据那一个规则生成.o文件。(这有点像一个堆栈的过程)
5、当然,你的C文件和H文件是存在的啦,于是make会生成 .o 文件,然后再用 .o 文件生
命make的终极任务,也就是执行文件edit了。
这就是整个make的依赖性,make会一层又一层地去找文件的依赖关系,直到最终编译出第
一个目标文件。在找寻的过程中,如果出现错误,比如最后被依赖的文件找不到,那么ma
ke就会直接退出,并报错,而对于所定义的命令的错误,或是编译不成功,make根本不理
。make只管文件的依赖性,即,如果在我找了依赖关系之后,冒号后面的文件还是不在,
那么对不起,我就不工作啦。
通过上述分析,知道,像clean这种,没有被第一个目标文件直接或间接关联,那么它
后面所定义的命令将不会被自动执行,不过,可以显示要make执行。即命令——“ma
ke clean”,以此来清除所有的目标文件,以便重编译。
于是在编程中,如果这个工程已被编译过了,当修改了其中一个源文件,比如fi
le.c,那么根据的依赖性,的目标file.o会被重编译(也就是在这个依性关系后
面所定义的命令),于是file.o的文件也是最新的啦,于是file.o的文件修改时间要比ed
it要新,所以edit也会被重新链接了(详见edit目标文件后定义的命令)。
而如果改变了“command.h”,那么,kdb.o、command.o和files.o都会被重编译,并
且,edit会被重链接。
Linux内核makefile文件
使用后缀-objs、-y识别对象文件,这句话中识别对象文件是需要标记的文件。你就理解是文件名字就可以了。
2.确定一个object文件是否是另一个object的组成部分,这个是通过“代码(你看代码部分的第一行代表注释,第二行和第四行是代表判断,通过这个语句,可以判断出来)”判断出来的
3.第四行代码如果输出“y”,就是代表例子中ext2.o只有xattr.o。如果没有输出“y”,则代表不是只有xattr.o。
组成部分 balloc.o和bitmap.o编译了的。不懂再问我哈,我在linuxprobe.com等你继续学习。
在linux下怎么makefile
Linux系统下makefile的作用把编写好的源文件进行编译与链接,makefile的基本格式如下:
target…
:prerequisite…
(Tab键)command
#格式解释
target:生成的目标文件,可以是可执行文件,也可以是中间目标文件
prerequisite:生成target所需要的文件
command:make需要的执行命令,一般是编译与链接的命令,命令前面必须要有Tab键才能有效果
makefile的简单例子(用的Ubuntu11.10):
makefile文件与hello.c源文件都在新建的command文件夹中;然后转到控制台再切换到command目录下,直接输入make会才生hello.o与exe.out两个文件,如下图:
在控制台下的命令:
命令解释:
gcc –c hello.c:编译command目录下的hello.c源文件,编译之后会生成hello.o中间文件。
rm:删除command目录下的hello.o与exe.out文件
./exe.out:输出exe.out可执行文件,hello.c中写的是Hello World!
make:make命令与make exe命令执行的效果是一样的。
如何在linux下写makefile
Make工具最主要也是最基本的功能就是通过makefile文件来描述源程序之间的相互关系并自动维护编译工作。而makefile 文件需要按照某种语法进行编写,文件中需要说明如何编译各个源文件并连接生成可执行文件,并要求定义源文件之间的依赖关系。
make命令的选项与参数
语法
makefile文件由一组依赖关系和规则组成。每个依赖关系由一个目标(即将要创建的文件)和一组该目标所依赖的源文件组成。
依赖关系
依赖关系定义了最终应用程序里的每个文件与源文件之间的关系。
上面两行就是依赖关系:目标a.out:依赖于main.o,目标main.o依赖于main.c和main.h。所以,如果main.c和main.h发生更改,则需要重新编译整个程序。
如果需要一次创建多个目标文件,则使用为目标all:
注意:如果未指定一个all目标,则make命令只创建makefile文件的第一个目标。
规则
规则定义了目标的创建方式。
注意:规则所在行必须以制表符tab开头。
下面就是一个简单的例子:
make命令会自行判断文件的正确顺序,并使用给出的规则创建相应的文件,并在屏幕显示出来。如果多次编译,则make命令会读取makefile文件来确定重建目标的最少命令,而不会重复编译。
注释
makefile文件的注释以#开头,到一行的结束。
宏
makefile文件中也可以定义宏,也可以用make命令时在命令行定义,如果需要使用文件外部定义,最好不要用空格。
然后就完了。
更多文章:
documents开机自启怎么解决(开机老弹出documents)
2024年7月23日 03:34
conversion词汇学(急求带“汇“字的成语,短语,词语都可以!答后继加分..急用!谢谢)
2024年7月15日 09:19
面试题mysql怎么优化(mysql 一次插入几万条数据应该怎么做优化)
2024年10月14日 14:25
oracle 代码助手 select * from = sf这个是怎么配置的?魔兽编辑器全局变量问题,急!
2024年7月20日 07:27
struct函数matlab(Matlab中struct结构的赋值问题)
2024年7月22日 17:20
编写一个延时1s的延时函数(AT89C51单片机延时1秒程序怎么写)
2024年7月1日 11:30
kerastase护发精油使用方法(护发精油怎么用才是正确的)
2024年5月20日 08:40
plsql连接数据库ip:端口 实例(中如何使用直连方式连接Oracle数据库)
2024年6月29日 10:43
c语言入门笔记(急求C语言的学习窍门及方法!!!谢谢!!!)
2024年6月21日 16:15
join in 和join区别take part in(join与take part in的区别)
2024年7月23日 02:32
oracle下载1百万条数据需要多久(oracle 插入100万条数据,更新100万条数据)
2024年6月24日 15:28
header请求头包括哪些(header头文件包含那些信息)
2024年7月15日 22:18
php工厂模式和单例模式(用工厂方法模式实现单例模式的功能有什么好处)
2024年7月12日 05:24